CY7C1565KV18-500BZXC

CY7C1565KV18-500BZXC er 1,8-V synkront pipelinet SRAM, udstyret med QDR II+ arkitektur. I lighed med QDR II-arkitekturen består QDR II+-arkitekturen af ​​to separate porte: læseporten og skriveporten for at få adgang til hukommelsesarrayet. Dybdeudvidelsen udføres med portvalg, som gør det muligt for hver port at fungere uafhængigt.

Læseporten har dedikerede dataudgange til at understøtte læseoperationer, og skriveporten har dedikerede dataindgange til at understøtte skriveoperationer. QDR II+-arkitekturen har separate dataindgange og dataudgange for fuldstændigt at eliminere behovet for at "vende" den databus, der findes med almindelige I/O-enheder.

Hver port tilgås via en fælles adressebus. Adresser til læse- og skriveadresser er låst på skiftevis stigende kanter af input-uret (K). Adgange til QDR II+ læse- og skriveporte er fuldstændig uafhængige af hinanden. For at maksimere datagennemstrømningen er både læse- og skriveporte udstyret med DDR-grænseflader.

Hver adresseplacering er forbundet med fire 36-bit ord (CY7C1565KV18), der sekventielt går ind i eller ud af enheden. Fordi data overføres til og ud af enheden på hver stigende kant af begge input-clocks (K og K), maksimeres hukommelsesbåndbredden, mens systemdesignet forenkles ved at eliminere bus-'turarounds'.

produktegenskaber